台积电5nm测试芯片良率达80%，预计明年上半年大规模量产
在IEEE IEDM大会上，台积电官方给出确凿数据，称处于风险试产阶段的5nm测试芯片良品率平均已达80%，最高可超过90%。
不过这些芯片相对简单，如果放到复杂的移动和桌面芯片上，良品率还达不到这么高，但具体数据未公开。
台积电5nm工艺的测试芯片有两种，一种是256Mb SRAM，单元面积包括25000平方纳米的高电流版本、21000平方纳米的高密度版本。
另一种综合了SRAM、CPU/GPU逻辑单元、IO单元，面积占比分别为30％、60％、10％，总面积估计大约17.92平方毫米。
版权所有，未经授权不得以任何形式转载及使用，违者必究。
- 低成本机器人“皮肤”登上Nature子刊：实现三维力的自解耦，来自法国国家科学研究中心&香港大学2024-11-23
- OpenAI重夺竞技场第一，但这波靠的是4o2024-11-21
- Qwen2.5更新百万超长上下文，推理速度4.3倍加速，网友：RAG要过时了2024-11-19
- 0元起步打造你的AI搜索！实测秘塔知识库新功能，竟能指导我升职加薪了2024-11-11
相关阅读
