台积电5nm测试芯片良率达80%，预计明年上半年大规模量产
在IEEE IEDM大会上，台积电官方给出确凿数据，称处于风险试产阶段的5nm测试芯片良品率平均已达80%，最高可超过90%。
不过这些芯片相对简单，如果放到复杂的移动和桌面芯片上，良品率还达不到这么高，但具体数据未公开。
台积电5nm工艺的测试芯片有两种，一种是256Mb SRAM，单元面积包括25000平方纳米的高电流版本、21000平方纳米的高密度版本。
另一种综合了SRAM、CPU/GPU逻辑单元、IO单元，面积占比分别为30％、60％、10％，总面积估计大约17.92平方毫米。
版权所有，未经授权不得以任何形式转载及使用，违者必究。
- 周志华:百万模型进入学件基座系统,很多没预期过的事也有可能实现2024-12-30
- 超越ControlNet++！腾讯优图提出动态条件选择新架构2024-12-28
- 大模型版生命游戏来了!AI科学家背后公司联手MIT&OpenAI等打造2024-12-25
- 从骁龙8至尊版，我看到了AI手机的未来 | 智在终端2024-12-17
